應用于TGV的ICP玻璃刻蝕工藝研究

　　玻璃通孔( TGV) 技術(shù)被認為是下一代三維集成的關(guān)鍵技術(shù)，該技術(shù)的核心為深孔形成工藝。感應耦合等離子體(ICP) 刻蝕技術(shù)是半導體領(lǐng)域中深孔形成的重要手段之一。本文通過(guò)正交實(shí)驗設計方法，研究ICP 石英玻璃刻蝕工藝中工作壓強、C4F8流量、Ar 流量三個(gè)工藝參數對深孔刻蝕的影響，探索提高刻蝕速率的優(yōu)化組合。實(shí)驗結果表明，C4F8流量對玻璃刻蝕速率有顯著(zhù)影響，并且隨著(zhù)C4F8 /Ar 流量比減小，側壁角度垂直性越好。實(shí)驗為T(mén)GV 技術(shù)開(kāi)發(fā)和應用提供了實(shí)驗依據。

　　隨著(zhù)半導體制造工藝向深亞微米及納米級發(fā)展，傳統的光刻技術(shù)逐漸接近極限，集成電路晶體管數目的增加和特征尺寸的縮小越發(fā)緩慢和困難，“摩爾定律”的延續面臨巨大挑戰。同時(shí)，傳統封裝中信號傳輸距離長(cháng)帶來(lái)的互連延遲問(wèn)題日益嚴重，難以滿(mǎn)足芯片高速和低功耗的要求。為克服集成電路和傳統封裝面臨的難題，三維集成技術(shù)應運而生。其中硅通孔( Through Silicon Via，TSV) 技術(shù)被認為是實(shí)現三維集成最有前景的技術(shù)。

　　TSV 技術(shù)通過(guò)在芯片與芯片、晶圓與晶圓之間制作垂直通孔，實(shí)現芯片之間的直接互連。它能夠使芯片在三維方向堆疊的密度最大、芯片間的互連線(xiàn)最短、外形尺寸最小，顯著(zhù)提高芯片速度，降低芯片功耗，因此成為目前電子封裝技術(shù)中最引人注目的一種技術(shù)。然而，硅是一種半導體材料，TSV 周?chē)�的載流子在電場(chǎng)或磁場(chǎng)作用下可以自由移動(dòng)，對鄰近的電路或信號產(chǎn)生影響，影響芯片性能。玻璃材料沒(méi)有自由移動(dòng)的電荷，介電性能優(yōu)良，熱膨脹系數( CTE) 與硅接近，以玻璃替代硅材料的玻璃通孔( Through Glass Via，TGV) 技術(shù)可以避免TSV的問(wèn)題，是理想的三維集成解決方案。此外，TGV 技術(shù)無(wú)需制作絕緣層，降低了工藝復雜度和加工成本。TGV 及相關(guān)技術(shù)在光通信、射頻、微波、微機電系統、微流體器件和三維集成領(lǐng)域有廣泛的應用前景。

　　TGV 技術(shù)面臨的關(guān)鍵問(wèn)題是沒(méi)有類(lèi)似硅的“Bosch”深刻蝕工藝，難以快速制作高深寬比的玻璃深孔或溝槽。傳統的噴砂法、濕法刻蝕法和激光鉆孔法等均存在一定的局限性。感應耦合等離子體( ICP) 干法刻蝕技術(shù)控制精度高，刻蝕表面平整光滑，垂直度好，常用于刻蝕高深寬比結構。近年來(lái)，國內外的研究單位在等離子體玻璃刻蝕方面進(jìn)行了大量的實(shí)驗研究。氣體成分主要采用碳氟氣體、SF6與Ar、He 等不同惰性氣體的組合。文獻報道的最高刻蝕速率可以達到1. 7 μm/min，但各向同性刻蝕嚴重。由于玻璃襯底上掩膜沉積工藝的限制，在深孔刻蝕時(shí)，需要一定的刻蝕選擇比。在保證側壁垂直性與刻蝕選擇比的同時(shí)提高玻璃刻蝕速率成為目前研究的難點(diǎn)。針對這一情況，本文基于ICP干法刻蝕原理，利用正交實(shí)驗設計方法研究關(guān)鍵因素對石英玻璃深孔刻蝕速率( Etch Rate，ER) 的影響，通過(guò)優(yōu)化工藝參數，探索在較好的側壁垂直度下提高玻璃刻蝕速率的方法。

1、實(shí)驗

　　1.1、ICP 玻璃刻蝕基本原理

　　實(shí)驗采用北方微電子公司的GSE200C 刻蝕機臺。系統有兩路頻率均為13.56 MHz 的射頻功率源。射頻源功率連接真空反應腔室上方的線(xiàn)圈來(lái)激發(fā)腔室內的刻蝕氣體，射頻偏壓功率連接真空反應腔室內的靜電卡盤(pán)來(lái)控制離子能量和方向。石英玻璃的主要成分為SiO2，Si-O 鍵的鍵強為200 kcal /mol( 約8 eV) ，大于Si-Si 鍵80 kcal /mol( 約3.4 eV) 鍵強的2 倍，這是SiO2的ER 慢于Si 的主要原因。因此，SiO2刻蝕以物理刻蝕為主，化學(xué)刻蝕為輔，通常采用碳氟氣體，如CF4、CHF3、C4F8等，并加入一定量的惰性氣體。一般來(lái)說(shuō)，碳原子數與氟原子數的比越高，就能形成越多的聚合物和越高的刻蝕選擇比，有利于深孔刻蝕，故本實(shí)驗碳氟氣體選用C4F8。惰性氣體中He、Ar 為半導體工藝常用氣體，且成本較其他惰性氣體有優(yōu)勢。而相比于He，Ar 具有用于物理刻蝕的相對大的質(zhì)量，有利于提高SiO2的ER，故本實(shí)驗惰性氣體選用Ar。C4F8在等離子體放電過(guò)程中主要離解為C2F4，C2F4進(jìn)一步離解為更小的CFx自由基。在CFx( CF，CF2，CF3) 自由基中，CF2含量最多。

　　工藝過(guò)程中主要反應為：

　　1.2、實(shí)驗方法

　　影響石英玻璃ER 的因素主要有射頻源功率、射頻偏壓功率、工作壓強、氣體流量和冷卻器( chiller)溫度等。本文主要通過(guò)正交實(shí)驗設計方法研究壓強、C4F8流量、Ar 氣流量三個(gè)因素對石英玻璃ER 的影響。采用L9 (34 ) 正交表安排實(shí)驗，取壓強、C4F8流量、Ar 氣流量三個(gè)因素，每個(gè)因素取三個(gè)水平，做三因素三水平實(shí)驗，第四列空列作為誤差項，忽略因素間的交互作用。實(shí)驗中三因素所取水平依據文獻報道和前期經(jīng)驗選取，如表1 所示。其他工藝參數固定，源功率為2500 W，偏壓功率為600 W，Chiller溫度T = 20℃，刻蝕時(shí)間為100 min。

表1 ICP 玻璃刻蝕因素和水平分布表

　　正交實(shí)驗安排如表2。為了消除或減小人為因素引起的系統誤差的影響，實(shí)際實(shí)驗過(guò)程中對表中實(shí)驗次序進(jìn)行隨機化處理。

表2 L9( 34 ) 正交實(shí)驗設計正交表

　　1.3、樣品制備

　　實(shí)驗樣品為雙面拋光石英玻璃，純度為SiO2 >99.995%，厚度為500 μm。玻璃掩膜制作采用物理氣相沉積(PVD) Al 層，Al 層厚6 μm; 采用Cl2 /BCl3干法刻蝕進(jìn)行圖形化，獲得孔徑為50 μm，節距( pitch) 為70 μm 的TGV 通孔陣列。

3、結論

　　本文基于ICP 等離子體干法刻蝕原理，利用正交實(shí)驗設計方法研究了壓強、C4F8流量、Ar 氣流量三個(gè)因素對石英玻璃直徑50 μm 深孔ER 的影響及其顯著(zhù)性，獲得了較好側壁角度下最大758 nm/min的ER。進(jìn)一步還需考慮各個(gè)因素之間的交互作用，全面優(yōu)化工藝參數組合，在保證較好側壁垂直性的前提下，獲得更快的ER。玻璃ICP 刻蝕工藝研究是TGV 技術(shù)的核心和基礎，在光通信、射頻、微波、微機電系統、微流體器件和三維集成領(lǐng)域有廣泛的應用前景。